Pci express

Сочетание 32-битных и 64-битных карт PCI в слотах разной ширины

64-битная карта PCI-X частично вставлена ​​в 32-битный слот PCI, что свидетельствует о совместимости

Большинство 32-битных карт PCI будут правильно работать в 64-битных слотах PCI-X, но скорость шины будет ограничена тактовой частотой самой медленной карты, что является неотъемлемым ограничением топологии общей шины PCI. Например, когда карта PCI 2.3 66-МГц установлена ​​в шину PCI-X, способную работать на частоте 133 МГц, вся объединительная плата шины будет ограничена до 66 МГц. Чтобы обойти это ограничение, многие материнские платы имеют несколько шин PCI / PCI-X, одна из которых предназначена для использования с высокоскоростными периферийными устройствами PCI-X, а другая шина предназначена для периферийных устройств общего назначения.

Многие 64-битные карты PCI-X предназначены для работы в 32-битном режиме при установке в более короткие 32-битные разъемы с некоторой потерей скорости. Примером этого является 64-битная интерфейсная карта SCSI Adaptec 29160 . Однако некоторые 64-битные карты PCI-X не работают в стандартных 32-битных слотах PCI. Даже если это сработает, установка 64-битной карты PCI-X в 32-битный слот оставит 64-битную часть краевого разъема карты не подключенной и нависающей, что требует, чтобы компоненты материнской платы не были расположены так, чтобы механически заблокируйте выступающую часть краевого разъема карты.

Обзор

Ссылки и ставки

HyperTransport выпускается в четырех версиях: 1.x, 2.0, 3.0 и 3.1, которые работают от 200  МГц до 3,2 ГГц. Это также соединение DDR или « двойной скорости передачи данных », что означает, что оно отправляет данные как по переднему, так и по заднему фронту тактового сигнала . Это обеспечивает максимальную скорость передачи данных 6400 МТ / с при работе на частоте 3,2 ГГц. В современных вычислениях рабочая частота автоматически согласовывается с набором микросхем материнской платы (северный мост).

HyperTransport поддерживает автосогласование ширины битов от 2 до 32 бит на ссылку; на каждую шину HyperTransport приходится два однонаправленных канала. С появлением версии 3.1, использующей полные 32-битные каналы и полную рабочую частоту спецификации HyperTransport 3.1, теоретическая скорость передачи данных составляет 25,6  ГБ / с (3,2 ГГц × 2 передачи за тактовый цикл × 32 бита на канал) в каждом направлении, или 51,2 ГБ / с совокупная пропускная способность, что делает его быстрее, чем большинство существующих стандартов шины для рабочих станций и серверов ПК, а также делает его быстрее, чем большинство стандартов шины для высокопроизводительных вычислений и сетей.

Связи различной ширины могут быть смешаны вместе в одной конфигурации системы, например, в одной 16-битной ссылке на другой ЦП и одной 8-битной ссылке на периферийное устройство, что обеспечивает более широкое соединение между ЦП и более низкую пропускную способность соединения с периферийными устройствами. по мере необходимости. Он также поддерживает разделение ссылок, когда одна 16-битная ссылка может быть разделена на две 8-битные ссылки. Эта технология также обычно имеет меньшую задержку, чем другие решения, из-за меньших накладных расходов.

В электрическом отношении HyperTransport похож на низковольтную дифференциальную сигнализацию (LVDS), работающую при напряжении 1,2 В. В HyperTransport 2.0 добавлена функция понижения усиления посткурсорного передатчика . В HyperTransport 3.0 добавлены скремблирование и фазовая синхронизация приемника, а также дополнительная функция уменьшения предшественника передатчика.

Пакетно-ориентированный

HyperTransport основан на пакетах , где каждый пакет состоит из набора 32-битных слов, независимо от физической ширины канала. Первое слово в пакете всегда содержит командное поле. Многие пакеты содержат 40-битный адрес. Если требуется 64-битная адресация, добавляется дополнительный 32-битный пакет управления. Полезные данные отправляются после пакета управления. Передачи всегда дополняются до кратного 32 битам, независимо от их фактической длины.

Пакеты HyperTransport входят в межсоединение сегментами, известными как битовое время. Количество требуемых битов зависит от ширины ссылки. HyperTransport также поддерживает обмен сообщениями управления системой, сигнализацию прерываний, отправку зондов для соседних устройств или процессоров, транзакции ввода-вывода и транзакции общих данных. Поддерживаются два типа команд записи: опубликованные и неопубликованные. Отправленные записи не требуют ответа от адресата. Обычно это используется для устройств с высокой пропускной способностью, таких как унифицированный трафик доступа к памяти или прямая передача доступа к памяти . Неопубликованная запись требует ответа от получателя в виде ответа «цель выполнена». Чтения также требуют ответа, содержащего прочитанные данные. HyperTransport поддерживает модель заказа потребителя / производителя PCI.

Управляемый мощностью

HyperTransport также облегчает управление питанием, поскольку он соответствует спецификации Advanced Configuration and Power Interface . Это означает, что изменения в состояниях сна процессора (состояния C) могут сигнализировать об изменениях состояний устройства (состояния D), например, об отключении питания дисков, когда ЦП переходит в режим сна. В HyperTransport 3.0 добавлены дополнительные возможности, позволяющие контроллеру централизованного управления питанием реализовывать политики управления питанием.

PCI Express 2.0[]

Группа PCI-SIG выпустила спецификацию PCI Express 2.0 15 января 2007 года. Основные нововведения в PCI Express 2.0:

• Увеличенная пропускная способность: ПСП одной линии 500 МБ/с, или 5 ГТ/с (Гигатранзакций/с).
• Внесены усовершенствования в протокол передачи между устройствами и программную модель.
• Динамическое управление скоростью (для управления скоростью работы связи).
• Оповещение о пропускной способности (для оповещения ПО об изменениях скорости и ширины шины).
• Шаблон:Уточнить 2 — расширение управляющих регистров для лучшего управления устройствами, слотами и интерконнектом).
• Службы управления доступом — опциональные возможности управления транзакциями точка-точка.
• Управление таймаутом выполнения.
• Сброс на уровне функций — опциональный механизм для сброса функций (Шаблон:Lang-en) внутри устройства (Шаблон:Lang-en).
• Переопределение предела по мощности (для переопределения лимита мощности слота при присоединении устройств, потребляющих бо́льшую мощность).

PCI Express 2.0 полностью совместим с PCI Express 1.1 (старые видеокарты будут работать в системных платах с новыми разъемами, но только на скорости 2,5 ГТ/с, так как старые чипсеты не могут поддерживать удвоенную скорость передачи данных; новые видеоадаптеры будут без проблем работать в старых разъемах стандарта PCI Express 1.х.).

Внешняя кабельная спецификация PCIe

7 февраля 2007 года PCI-SIG выпустила спецификацию внешней кабельной системы PCIE. Новая спецификация позволяет использовать кабели длиной до 10 метров, работающие с пропускной способностью 2,5 ГТ/с.

PCI Express 2.1

По физическим характеристикам (скорость, разъём) соответствует 2.0, в программной части добавлены функции, которые в полной мере планируют внедрить в версии 3.0. Так как большинство системных плат продаются с версией 2.0, наличие только видеокарты с 2.1 не даёт задействовать режим 2.1.

Приложения

Замена передней шины

Основное использование HyperTransport заключается в замене определенной Intel интерфейсной шины , которая отличается для каждого типа процессора Intel. Например, Pentium нельзя подключить к шине PCI Express напрямую, но сначала необходимо подключить адаптер для расширения системы. Собственная передняя шина должна подключаться через адаптеры для различных стандартных шин, таких как AGP или PCI Express. Обычно они включены в соответствующие функции контроллера, а именно в северный и южный мосты .

Напротив, HyperTransport — это открытая спецификация, опубликованная консорциумом, состоящим из нескольких компаний. Один чип адаптера HyperTransport будет работать с широким спектром микропроцессоров с поддержкой HyperTransport.

AMD использовала HyperTransport для замены фронтальной шины в своих микропроцессорах семейств Opteron , Athlon 64 , Athlon II , Sempron 64 , Turion 64 , Phenom , Phenom II и FX .

Многопроцессорное соединение

Еще одно применение HyperTransport — это межсоединение для многопроцессорных компьютеров NUMA . AMD использует HyperTransport с проприетарным расширением когерентности кэша как часть своей архитектуры Direct Connect в линейке процессоров Opteron и Athlon 64 FX ( архитектура Dual Socket Direct Connect (DSDC) ). Межсоединения ХОРУСА от Newisys расширяет эту концепцию на более крупные кластеры. Устройство Aqua от 3Leaf Systems виртуализирует и связывает процессоры, память и ввод-вывод.

Замена маршрутизатора или шины коммутатора

HyperTransport также можно использовать в качестве шины в маршрутизаторах и коммутаторах . Маршрутизаторы и коммутаторы имеют несколько сетевых интерфейсов и должны передавать данные между этими портами как можно быстрее. Например, для четырехпортового маршрутизатора Ethernet 1000  Мбит / с требуется максимальная внутренняя пропускная способность 8000 Мбит / с (1000 Мбит / с × 4 порта × 2 направления) — HyperTransport значительно превышает полосу пропускания, необходимую для этого приложения. Однако для маршрутизатора 10 Гбит / с с 4 + 1 портами потребуется внутренняя пропускная способность 100 Гбит / с. Добавьте к этому антенны 802.11ac 8, и стандарт WiGig 60 ГГц (802.11ad), и HyperTransport станет более осуществимым (от 20 до 24 полос, используемых для необходимой полосы пропускания).

Соединение сопроцессора

Проблема задержки и пропускной способности между процессорами и сопроцессорами обычно была основным камнем преткновения на пути их практической реализации. Появились сопроцессоры, такие как FPGA , которые могут получить доступ к шине HyperTransport и интегрироваться в материнскую плату. ПЛИС текущего поколения от обоих основных производителей ( Altera и Xilinx ) напрямую поддерживают интерфейс HyperTransport и имеют IP-ядра . Такие компании, как XtremeData, Inc. и DRC, берут эти ПЛИС (Xilinx в случае DRC) и создают модуль, который позволяет ПЛИС подключаться непосредственно к сокету Opteron.

21 сентября 2006 г. AMD начала инициативу под названием Torrenza , направленную на дальнейшее продвижение использования HyperTransport для сменных карт и сопроцессоров . Эта инициатива открыла их «Socket F» для дополнительных плат, таких как XtremeData и DRC.

Разъем для дополнительной карты (HTX и HTX3)

Разъемы сверху вниз: HTX, PCI-Express для райзер-карты, PCI-Express

Консорциум HyperTransport выпустил спецификацию соединителя, которая позволяет периферийному устройству на базе слотов иметь прямое соединение с микропроцессором с помощью интерфейса HyperTransport. Он известен как H yper T ransport e X pansion ( HTX ). Используя перевернутый экземпляр того же механического разъема, что и 16-полосный слот PCI-Express (плюс разъем x1 для контактов питания), HTX позволяет разрабатывать подключаемые карты, которые поддерживают прямой доступ к ЦП и DMA к системной ОЗУ . Первоначальной картой для этого слота была QLogic InfiniPath InfiniBand HCA. IBM и HP , среди прочих, выпустили системы, совместимые с HTX.

Исходный стандарт HTX ограничен 16 битами и 800 МГц.

В августе 2008 года Консорциум HyperTransport выпустил HTX3, который увеличивает тактовую частоту HTX до 2,6 ГГц (5,2 GT / s, 10,7 GTi, реальная скорость передачи данных 5,2 ГГц, скорость редактирования 3 MT / s) и сохраняет обратную совместимость.

Тестирование

Разъем для тестирования «DUT» предназначен для обеспечения соединения стандартизированной системы функционального тестирования.

HT в действии

Давай теперь посмотрим на HyperTransport в действии и сравним его с технологиями Intel. Классический чипсет материнской платы состоит из двух микросхем (северный и южный мосты): одна включает шину процессора, контроллер памяти, AGP и шину южного моста, вторая содержит разнообразные контроллеры ввода/вывода и контроллер шины PCI. В системах Intel используется именно такая, классическая система. Процессоры (или процессор в настольных системах) связаны с памятью через контроллер памяти, интегрированный в северный мост. В технологии HyperTransport все устройства подключены к единому host-контроллеру. Причем надо отметить то, что AMD стала интегрировать контроллер памяти в свои процессоры, а значит, он был вынесен из чипсета, что несколько ускорило работу с оперативной памятью. Таким образом, каждый процессор получил возможность иметь собственную память. Это позволяет использовать до 16 ГБ памяти (по четыре гигабайта каждому из четырех процессоров).

Кроме того, AMD решила избавиться от ограничений, налагаемых схемой с северным и южным мостами. Контроллер памяти, а также часть функций AGP (GART) теперь реализованы в процессоре. Там же находится контроллер HyperTransport. Для AGP, контроллеров ввода/вывода, контроллера PCI было создано три отдельных микросхемы: AGP tunnel, PCI-X I/O Bus Tunnel и контроллер ввода/вывода (I/O Hub). Такое разделение позволяет проектировать систему под конкретные задачи. Для работы необходим только последний контроллер (без AGP и PCI-X можно обойтись), в серверных системах вряд ли понадобится видеокарта AGP, а в настольных системах устройства PCI-X пока не востребованы. Кстати, nVidia в своем чипсете nForce3 объединила все контроллеры в одну микросхему.

Железо

Поскольку технология HyperTransport призвана стандартизировать и унифицировать порядок обмена данными между всеми узлами компьютера, ее реализация затрагивает все уровни передачи данных: физический (разводка контактов у чипсетов), уровень соединения (порядок инициализации и конфигурирования устройств), уровень протокола (команды протокола и правила управления потоком данных), уровень транзакций (описание управляющих сигналов) и уровень сессий (общие команды).

Рассмотрим первый, физический уровень. Здесь в HyperTransport определены параметры линий данных, линий управления и линий тактового сигнала. Кроме того, стандартизированы контроллеры и электрические сигналы. Все физические устройства, задействованные в технологи8, подразделяются на несколько типов: cаve (пещера), tunnel (тоннель) и bridge (мост). Устройства типа «пещера» представляют собой крайнее (замыкающее) устройство в цепочке, «тоннель» предназначен для транзита информации между устройствами, «мост» же — основное устройство, которое подключается к контроллеру шины (hоst) и обеспечивает соединение с подключенными к нему устройствами.

Северный мост теперь находится левее, между CPU и AGP, так как нет необходимости располагать его ближе к памяти.

В минимальной возможной реализации шина HT может быть всего лишь 2-битной. При этом потребуется 24 вывода (8 — для данных, 4 — для тактовых сигналов, 4 — для линий управления, 2 — сигнальных, 4 — заземления, 1 — питания, 1 — сброса). А в конфигурации с 32 битной шиной придется использовать 197 выводов. Кстати, в РСI 2.1 используется «всего» 84 вывода, а в РСI-Х аж 150.

Длина шины HT может достигать 61 сантиметра (24 дюйма) при пропускной способности до 800 Мбит/с. При этом уровень сигнала составляет 1.2 В, а дифференциальное сопротивление 100 Ом. Способ передачи данных, на котором физически основывается HyperTransport, называется LVDS

(Low Voltage Differential Signaling — низковольтные дифференциальные сигналы).

Тактовая частота соединений может быть от 200 до 1400 МГц в зависимости от требований.

Известные северные мосты

Известные северные мосты

ALi	AMD	ATi	Compaq	Intel	nVIDIA	ServerWorks	SiS	Transmeta	UMC	VIA
Aladdin	750	Mobility Radeon 9100 IGP	DRACO	E7205 (Granite Bay)	nForce	GC-LE	315	Crusoe	UM8881F	Apollo CLE266
Aladdin III	751 (Irongate)	Mobility Radeon 9200 IGP	Triflex (Model 1000)	E7210 (Canterwood ES)	nForce 220 (Crush11)	GCNB-LE	530 (Sinbad)	Crusoe (LongRun)	Apollo CLE266
Aladdin IV	760	Radeon 7000 IGP	Triflex (Model 2000)	E7320 (Lindenhurst-VS)	nForce 415 (Crush12)	Grand Champion	540	Efficeon (Astro)	Apollo KLE133
Aladdin IV+	760MP	Radeon 9000/9100 Pro IGP Series	E7500 (Plumas)	nForce 415/420/420D (Crush12)	Grand Champion HE	5511/12/13	Apollo KT266A/KT333
Aladdin IV+	760MP/MPX	Radeon 9100 IGP	E7501 (Plumas 533)	nForce 420 (Crush12)	III-HE	5571 (Trinity)	Apollo KT333
Aladdin 7	760MPX	Radeon 9100 PRO IGP	E7505 (Placer)	nForce 420D (Crush12)	5581	Apollo KT333A
Aladdin P4/A	761	Radeon IGP 320	E7520 (Lindenhurst)	nForce 615D	5582	Apollo KT400/A/600
Aladdin Pro 2	8000	Radeon IGP 320M	E7525 (Tumwater)	nForce 620D	5591/5592 (David)	Apollo KX133
Aladdin Pro 5	Radeon IGP 330	i430FX	nForce2	5596 (Genesis)	Apollo MVP3
Aladdin Pro 5/5T	Radeon IGP 340	i430FX (Triton I)	nForce3	5597 (Jedi)	Apollo MVP4
Aladdin Pro 5T	Radeon IGP 340M	i430HX (Triton II)	nForce3 250	5598 (Jedi)	Apollo P4M400
Aladdin TNT2	Radeon IGP 345M	i430LX/NX (Mercury/Neptune)	nForce4	5600	Apollo P4X266/A/E
Aladdin V/V+	Radeon XPRESS 200	i430MX (Mobile Triton)	620	Apollo P4X333
Aladdin V+	Radeon XPRESS 200P	i430TX	630/E/S/ST	Apollo P4X400
CyberAladdin	i430VX (Triton VX)	633/T	Apollo P4X600
CyberAladdin-T	i440BX/ZX/DX	635/T	Apollo P4X800
CyberBlade Aladdin Ai1	i440BX/ZX/DX	640	Apollo P6
CyberBlade Aladdin i1	i440FX (Natoma)	645	Apollo PLE133
M1563	i440GX	645DX	Apollo Pro Plus
M1681	i440LX/EX	648	Apollo Pro/133/A/T
M1682	i440MX	648DX	Apollo Pro/BX
M1683	i450KX/GX/NX (Mars/Orion)	648FX	Apollo Pro266
M1685	i460GX	650	Apollo Pro266T
M1687	i810 (Whitney)	651	Apollo VP/VPX
M1691	i810-DC100 (Whitney)	655	Apollo VP2
MAGiK 1	i810-DC100 (Whitney)	655FX	Apollo VP2/97
i810E2-DC133 (Whitney)	660	Apollo VP3
i810E-DC133 (Whitney)	661FX	K8M400
i810L (Whitney)	730/S	K8T800
i815 (Solano)	733	K8T800Pro
i815/G/P (Solano /3)	735	K8T890
i815/P (Solano /3)	740	KM400
i815E (Solano 2)	741	KT133/KM133/KN133
i815E/EG/EP (Solano 2/3)	745	KT880
i815E/EP (Solano 2/3)	746/DX/FX	PM880
i815EP (Solano 3)	748/FX	ProSavage PM133/PN133
i815P (Solano 3)	750	ProSavageDDR KM266/KL266
i81x	755	ProSavageDDR KM400
i820 (Camino)	760	ProSavageDDR KN266
i820E (Camino-2)	85C501/02/03	ProSavageDDR P4M266
i830M (Almador-M)	R658	ProSavageDDR P4X600
i840 (Carmel)	PT880
i845 (Brookdale)	UniChrome KM400
i845D (Brookdale DDR)
i845E (Brookdale-E)
i845E/MP/D
i845G (Brookdale-G)
i845G/GL/GV (Brookdale-G/GL/GV)
i845GE (Brookdale-GE)
i845GL (Brookdale-GL)
i845MG (Brookdale-MG)
i845MP (Brookdale-MP)
i845PE (Brookdale-PE)
i845PE/GE/G/GL (Brookdale-GE/G/GL)
i848P
i850 (Tehama)
i850E (Tehama-E)
i852GM (Montara-GML)
i855GM (Montara-GM)
i855GM/852GM/E (Montara-GM/GML)
i855PM (Odem)
i860 (Colusa)
i865G (Springdale-G)
i865G/PE/P/848P (Springdale-G/PE/P)
i865P (Springdale-P)
i865PE (Springdale-PE)
i875P (Canterwood)
i915G/GV/GL, 82910GL
i915G/GV/GL/P/PL/GL (Grantsdale)
i915G/P/PL Grantsdale
i915PM/GM/GMS, 82910GML
i925X/XE
i945
i955

Обзор

Существует четыре версии HyperTransport. 1.x, 2.0, 3.0 и 3.1. Они работают от 200 МГц до 3,2 ГГц. Эта шина подключена к DDR (удвоенной скорости передачи данных) и передает данные как по переднему, так и по заднему фронту тактового сигнала . В результате можно передавать до 6,4 миллиардов раз в секунду при работе на частоте 3,2 ГГц. Эта частота регулируется автоматически.

Поскольку HyperTransport имеет две 2-битные строки и две 32-битные строки, он поддерживает функцию автоматической регулировки разрядности. В случае HyperTransport 3.1, если вы подключаете 32 бита в обоих направлениях в полном размере и на полной скорости, скорость передачи будет 51,2 ГБ / с (3,2 ГГц / ссылки * 2 бит / Гц * 32 ссылки * 1 байт / . Это значительно быстрее, чем у многих существующих стандартных автобусов. Вы также можете смешивать шины разной ширины в одной системе (например, 2×8 вместо 1×16). В результате между основной памятью и ЦП может использоваться более быстрое соединение , а между периферийными устройствами может использоваться более медленное соединение . Кроме того, HyperTransport имеет гораздо меньшую задержку по сравнению с другими шинами.

HyperTransport является пакетной основе, и каждый пакет состоит из комбинации 32-битовых слов, независимо от ширины физического подключения. Первое слово пакета всегда является командным словом. Если пакет содержал адрес, последние 8 бит командного слова соединяются со следующим 32-битным словом, чтобы сформировать 40-битный адрес. Когда требуется 64-битная адресация, это возможно с дополнительным 32-битным управляющим пакетом. 32-битное слово в одном пакете — это полезная нагрузка данных. Передача всегда дополняется до нескольких 32-бит, независимо от фактической длины.

Пакеты HyperTransport помещаются в сегмент, известный как битовое время. Количество битов, требуемых пакетом, зависит от ширины шины межсоединения. HyperTransport может использоваться для генерации сообщений системного управления, прерываний сигналов, выдачи проб для настройки устройств и процессоров, ввода-вывода общего назначения и транзакций данных. Вы также можете использовать две разные команды записи: опубликованная запись и неопубликованная запись. Опубликованная запись — это команда записи, не требующая ответа от адресата. Он обычно используется для широкополосных устройств, таких как трафик UMA и пересылка DMA. Неопубликованная запись должна получить ответ «целевая операция завершена» от принимающей стороны. При чтении принимающая сторона также генерирует ответ чтения.

Кроме того, HyperTransport решительно поддерживает управление питанием, соблюдая ACPI . Это означает, что, изменяя состояние сна (состояние C) процессора, можно выводить сигнал, который изменяет состояние (состояние D) устройства. То есть диск можно выключить, когда CPU спит.

Электрически HyperTransport / LDT похож на низковольтную дифференциальную сигнализацию (LVDS),
работающую при 2,5 В.

HyperTransport часто сокращается до HT, но это легко спутать с аббревиатурой Hyper Threading Technology, реализованной в процессорах Intel . Из-за этой потенциальной ошибки Консорциум HyperTransport всегда называет его «HyperTransport».

Техническое описание

PCI-X пересмотрел традиционный стандарт PCI , удвоив максимальную тактовую частоту (с 66 МГц до 133 МГц) и, следовательно, объем данных, которыми обмениваются процессор компьютера и периферийные устройства. Обычный PCI поддерживает до 64 бит на частоте 66 МГц (хотя все, что выше 32 бит на частоте 33 МГц, наблюдается только в высокопроизводительных системах). Теоретический максимальный объем данных, которыми обмениваются процессор и периферийные устройства с помощью PCI-X, составляет 1,06 ГБ / с, по сравнению со 133 МБ / с со стандартным PCI. PCI-X также улучшает отказоустойчивость PCI, позволяя, например, повторно инициализировать неисправные карты или отключить их.

PCI-X обратно совместим с PCI в том смысле, что вся шина возвращается к PCI, если какая-либо карта на шине не поддерживает PCI-X.

Двумя наиболее фундаментальными изменениями являются:

• Кратчайшее время между появлением сигнала на шине PCI и ответом на этот сигнал, возникающим на шине, увеличено до 2 циклов, а не до 1. Это позволяет значительно увеличить тактовую частоту, но вызывает множество изменений протокола:
  • Возможность обычного протокола шины PCI вставлять состояния ожидания в любой цикл на основе сигналов IRDY # и TRDY # была удалена; PCI-X позволяет прерывать пакеты только на 128-байтовых границах.
  • Инициатор должен отменить подтверждение FRAME # за два цикла до завершения транзакции.
  • Инициатор не может вставлять состояния ожидания. Цель может, но только до того, как будут переданы какие-либо данные, а состояния ожидания для записи ограничены числом, кратным 2 тактовым циклам.
  • Точно так же длина пакета определяется до его начала; он не может быть остановлен в произвольном цикле с использованием сигналов FRAME # и STOP #.
  • Вычитающее декодирование DEVSEL # происходит через два цикла после цикла «slow DEVSEL #», а не в следующем цикле.
• После фазы адресации (и до того, как какое-либо устройство ответит DEVSEL #), существует дополнительная 1-тактная «фаза атрибута», во время которой 36 дополнительных битов (используются как линии AD, так и C / BE #) информации об операции. передаются. К ним относятся 16 бит идентификации инициатора запроса (шина PCI, номер устройства и функции), 12 бит длины пакета, 5 бит тега (для связывания разделенных транзакций) и 3 бита дополнительного статуса.

Назначение шины FSB

Как известно, сердцем любого персонального компьютера является центральный процессор. Но не только процессор определяет архитектуру ПК. Она также во многом зависит и от используемого на материнской плате набора вспомогательных микросхем (чипсета). Кроме того, процессор не может функционировать и без внутренних шин, представляющих собой набор сигнальных проводников на системной плате. В функции шин входит передача информации между различными устройствами компьютера и центральным процессором. Характеристики внутренних шин, в частности, их пропускная способность и частота во многом определяют и характеристики самого компьютера.

Пожалуй, наиболее важной из шин, от которой больше всего зависит производительность компьютера, является шина FSB. Аббревиатура FSB расшифровывается как Front Side Bus, что можно перевести как «передняя» шина

В основные функции шины входит передача данных между процессором и чипсетом. Точнее говоря, FSB располагается между процессором и микросхемой «северного моста» материнской платы, где находится контроллер оперативной памяти.

Связь же между северным мостом и другой важной микросхемой чипсета, называемой «южным мостом» и содержащей контроллеры устройств ввода-вывода, в современных компьютерах обычно осуществляется при помощи другой шины, которая носит наименование Direct Media Interface. Как правило, процессор и шина имеют одну и ту же базовую частоту, которая называется опорной или реальной

В случае процессора его конечная частота определяется произведением опорной частоты на определенный множитель. Вообще говоря, реальная частота FSB обычно является основной частотой материнской платы, при помощи которой определяются рабочие частоты всех остальных устройств

Как правило, процессор и шина имеют одну и ту же базовую частоту, которая называется опорной или реальной. В случае процессора его конечная частота определяется произведением опорной частоты на определенный множитель. Вообще говоря, реальная частота FSB обычно является основной частотой материнской платы, при помощи которой определяются рабочие частоты всех остальных устройств.

В большинстве старых компьютеров реальная частота системной шины определяла и частоту оперативной памяти, однако сейчас память часто может иметь и другую частоту – в том случае, если контроллер памяти располагается в самом процессоре. Кроме того, следует иметь в виду, что реальная частота шины не эквивалентна ее эффективной частоте, которая определяется количеством передаваемых бит информации в секунду.

В настоящее время данная шина считается устаревшей и постепенно заменяется более новыми – QuickPath и HyperTransport. Системная шина QuickPath является разработкой фирмы Intel, а HyperTransport – компании AMD.

Front Side Bus в традиционной архитектуре чипсета

Обзор шины

HyperTransport работает на частотах от 200 МГц до 2,6 ГГц (сравните с шиной PCI и её 33 или 66 МГц). Кроме того, она использует DDR, что означает, что данные посылаются как по переднему, так и по заднему фронтам сигнала синхронизации, что позволяет осуществлять до 5200 миллионов посылок в секунду при частоте сигнала синхронизации 2,6 ГГц; частота сигнала синхронизации настраивается автоматически.

HyperTransport поддерживает автоматическое определение ширины шины, от 2-х битных линий до 32-х битных линий. Полноразмерная, полноскоростная, 32-х битная шина в двунаправленном режиме способна обеспечить пропускную способность до 20800 МБ/с (2*(32/8)*2600), являясь, таким образом, самой быстрой шиной среди себе подобных. Шина может быть использована как в подсистемах с высокими требованиями к пропускной способности (оперативная память и ЦПУ), так и в подсистемах с низкими требованиями (переферийные устройства). Данная технология также способна обеспечить низкие задержки для других применений в других подсистемах.

Шина HyperTransport основана на передаче пакетов. Каждый пакет состоит из 32 разрядных слов, вне зависимости от физической ширины шины (количества информационных линий). Первое слово в пакете — всегда управляющее слово. Если пакет содержит адрес, то последние 8 бит управляющего слова сцеплены со следующим 32-битным словом, в результате образуя 40 битный адрес. Шина поддерживает 64 разрядную адресацию — в этом случае пакет начинается со специального 32 разрядного управляющего слова, указывающего на 64 разрядную адресацию, и содержащего разряды адреса с 40 по 63 (разряды адреса нумеруются начиная с 0). Остальные 32-х битные слова пакета содержат непосредственно передаваемые данные. Данные всегда передаются 32-х битными словами, вне зависимости от их реальной длины (например, в ответ на запрос на чтение одного байта по шине будет передан пакет, содержащий 32 бита данных и флагом-признаком того, что значимыми из этих 32 бит являются только 8).

Пакеты HyperTransport передаются по шине последовательно. Увеличение пропускной способности влечёт за собой увеличение ширины шины. HyperTransport может использоваться для передачи служебных сообщений системы, для передачи прерываний, для конфигурирования устройств, подключенных к шине и для передачи данных.

Операция записи на шине бывает двух видов — posted и non-posted. Posted-операция записи заключается в передаче единственного пакета, содержащего адрес, по которому необходимо произвести запись, и данные. Эта операция обычно используется для обмена данными с высокоскоростными устройствами, например, для DMA передачи. Non-posted операция записи состоит из посылки двух пакетов: устройство, инициирующее операцию записи посылает устройству-адресату пакет, содержащий адрес и данные. Устройство-адресат, получив такой пакет, проводит операцию записи и отсылает устройству-инициатору пакет, содержащий информацию о том, успешно ли произведена запись. Таким образом, posted-запись позволяет получить максимальную скорость передачи данных (нет затрат на пересылку пакета-подтверждения), а non-posted-запись позволяет обеспечить надёжную передачу данных (приход пакета-подтверждения гарантирует, что данные дошли до адресата).

Шина HyperTransport поддерживает технологии энергосбережения, а именно ACPI. Это значит, что при изменении состояния процессора (C-state) на энергосберегающее, изменяется также и состояние устройств (D-state). Например, при отключении процессора НЖМД также отключаются.

Электрический интерфейс HyperTransport/LDT — низковольтные дифференциальные сигналы (Low Voltage Differential Signaling (LVDS)), с напряжением 2,5 В.

Заключение

Системная шина является своеобразной кровеносной «артерией» любого компьютера, обеспечивающей передачу данных от «сердца» материнской платы – процессора к остальным микросхемам материнской платы и, прежде всего, к северному мосту, управляющем работой оперативной памяти. В настоящее время в различных архитектурах материнских плат можно встретить как традиционную шину FSB, так и имеющие сложные топологии высокоэффективные шины Hypertransport и QPI. Характеристики, производительность и архитектура системной шины являются важными факторами, которые определяют потенциальные возможности компьютера.